// ****************************************************************************** 
// Copyright     :  Copyright (C) 2018, Hisilicon Technologies Co. Ltd.
// File name     :  cmp_reg_offset.h
// Project line  :  K3
// Department    :  K3
// Author        :  Huawei
// Version       :  V100
// Date          :  2015/4/10
// Description   :  HiVcodecV100 VDEC
// Others        :  Generated automatically by nManager V4.2 
// History       :  Huawei 2018/04/10 10:02:43 Create file
// ******************************************************************************

#ifndef __CMP_REG_OFFSET_H__
#define __CMP_REG_OFFSET_H__

/* CMP Base address of Module's Register */
#define SOC_CMP_BASE                       (0xb800)

/******************************************************************************/
/*                      SOC CMP Registers' Definitions                            */
/******************************************************************************/

#define SOC_CMP_CMP_YSTADDR_REG                 (SOC_CMP_BASE + 0x0)  
#define SOC_CMP_CMP_UVOFFSET_REG                (SOC_CMP_BASE + 0x4)  
#define SOC_CMP_CMP_YOFFSET_2BIT_REG            (SOC_CMP_BASE + 0x8)  
#define SOC_CMP_CMP_UVOFFSET_2BIT_REG           (SOC_CMP_BASE + 0xC)  
#define SOC_CMP_CMP_HEAD_INF_SIZE_REG           (SOC_CMP_BASE + 0x10) 
#define SOC_CMP_CMP_LINE_NUM_STADDR_REG         (SOC_CMP_BASE + 0x14) 
#define SOC_CMP_CMP_WATERMARK_START_REG         (SOC_CMP_BASE + 0x18) 
#define SOC_CMP_CMP_WATERMARK_END_REG           (SOC_CMP_BASE + 0x1C) 
#define SOC_CMP_CMP_YSTRIDE_REG                 (SOC_CMP_BASE + 0x20) 
#define SOC_CMP_CMP_UVSTRIDE_REG                (SOC_CMP_BASE + 0x24) 
#define SOC_CMP_CMP_YSTRIDE_2BIT_REG            (SOC_CMP_BASE + 0x28) 
#define SOC_CMP_CMP_LINE_LEVEL_REG              (SOC_CMP_BASE + 0x2C) 
#define SOC_CMP_CMP_PIC_INFOS_REG               (SOC_CMP_BASE + 0x30) 
#define SOC_CMP_CMP_PIC_WID_HGHT_REG            (SOC_CMP_BASE + 0x34) 
#define SOC_CMP_CMP_PIC_INFO_H265_REG           (SOC_CMP_BASE + 0x38) 
#define SOC_CMP_CMP_PIC_INFO_PIX_REG            (SOC_CMP_BASE + 0x3C) 
#define SOC_CMP_CMP_RATE_MODE_REG               (SOC_CMP_BASE + 0x40) 
#define SOC_CMP_CMP_ICE_SHARE_EXT_REG           (SOC_CMP_BASE + 0x44) 
#define SOC_CMP_LOSS_CMPIP_DEBUG_REG            (SOC_CMP_BASE + 0x48) 
#define SOC_CMP_CMP_NOCMP_AWCOEF4_REG           (SOC_CMP_BASE + 0x4C) 
#define SOC_CMP_CMP_OBUF_AWCOEF4_REG            (SOC_CMP_BASE + 0x50) 
#define SOC_CMP_CMP_ALLCOMMON_AWCOEF23_REG      (SOC_CMP_BASE + 0x54) 
#define SOC_CMP_ALL_CUR_ST_REG                  (SOC_CMP_BASE + 0x58) 
#define SOC_CMP_ALL_BUF_PTR_CNT_REG             (SOC_CMP_BASE + 0x5C) 
#define SOC_CMP_ALL_OBUF_PTR_CNT_REG            (SOC_CMP_BASE + 0x60) 
#define SOC_CMP_ALL_SGMT_CNT_LAST_CMD_REG       (SOC_CMP_BASE + 0x64) 
#define SOC_CMP_ALL_NEED_VALID_RDY_REG          (SOC_CMP_BASE + 0x68) 
#define SOC_CMP_CMP_DEBUG_EMAR_AWCOEF0_REG      (SOC_CMP_BASE + 0x6C) 
#define SOC_CMP_CMP_DEBUG_EMAR_AWCOEF12_REG     (SOC_CMP_BASE + 0x70) 
#define SOC_CMP_CMP_DEBUG_EMAR_AWCOEF3_STRB_REG (SOC_CMP_BASE + 0x74) 
#define SOC_CMP_SGMT_OVERFLOW_CNT_REG           (SOC_CMP_BASE + 0x78) 

#endif // __CMP_REG_OFFSET_H__
